This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10062493 A

(43) Date of publication of application: 06 . 03 . 98

(51) int. CI

G01R 31/28

G01R 31/317

H01L 27/04

H01L 21/822

H03K 19/00

(21) Application number: 08217094

(71) Applicant:

OKI ELECTRIC IND CO LTD

(22) Date of filing: 19 . 08 . 96

(72) Inventor:

IIZUKA TOMOYUKI


(54) INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To eliminate the problem of I/O terminals in the functional test of an integrated circuit.

SOLUTION: Output data signals O1, O2, and O3 of a logic circuit 13 are connected to the input sides of selectors 15₁, 15₂, and 15₃, respectively. Verification signals S1, S2,..., S18 in the functional test of the logic circuit 13 are similarly connected to the input sides of the selectors 15₁,..., 15₃. When an enable signal EN as well as a mode selection signal MD are fed to a shift register 14, the mode selection signal MD is shifted and retained in synchronization with a clock signal CLK and a mode control signal is fed to a control terminal S of the selectors $15_1,...$, 15_3 . The selectors $15_1,...$, 153 selects the output data signals O1, O2, and O3 or the verification signals S1, S2,..., S18 based on the mode control signal and output them to output terminals 16₁, 16₂, and 16₃.

COPYRIGHT: (C)1998,JPO



THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-62493

(43)公開日 平成10年(1998) 3月6日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G01R	31/28			G 0 1 R	31/28	v	
	31/317			H03K	19/00	В	
H01L	27/04			G 0 1 R	31/28	· A	
	21/822			H01L	27/04	T	
H03K	19/00						
				杂本語	中韓中 中	請求項の数2 O1	(全7頁)

(21)出願番号

特願平8-217094

(22)出願日

平成8年(1996)8月19日

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 飯塚 知行

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 柿本 恭成

(54) 【発明の名称】 集積回路

(57)【要約】

【課題】 集積回路の機能試験における入出力端子ネックを解消する。

【解決手段】 論理回路 13 の出力データ信号 01, 02, 03 は、それぞれセレクタ 15_1 , 15_2 , 15_3 の入力側に接続される。論理回路 13 の機能試験における検証信号 S1, S2, ..., S18 は、同様にセレクタ $15_1 \sim 15_3$ の入力側に接続される。シフトレジスタ 14 にイネーブル信号 EN とともにモード選択信号 MD が与えられると、クロック信号 LC Kに同期してモード 選択信号 MD が与えられると、クロック信号 LC Kに同期してモード 選択信号 MD がシフトされて保持され、モード制御信号 MD がセレクタ $15_1 \sim 15_3$ の制御端子 MC に与えられる。 MC をセレクタ MC の MC の MC の MC を選択して MC の MC の MC の MC に出力データ信号 MC の MC の MC の MC に出力データ信号 MC の MC の MC に出力端子 MC の MC に出力端子 MC の MC に出力する。



本発明の実施形態のLSI

【特許請求の範囲】

【請求項1】 複数ビットのデータ信号が入力される複数の入力端子と、

複数ビットのデータ信号を出力するM個の出力端子と、 制御信号が入力される制御端子と、

通常動作モードと複数の動作検証モードとの内のいずれか1つのモードを選択するための複数ビットのモード選択信号が直列に入力されるモード端子と、

前記入力端子から入力されるデータ信号の論理処理を行う複数の論理ゲートを有し、処理結果の複数ピットの出力データ信号を出力するとともに、該論理ゲートにおける動作検証用の複数の検証信号を出力する論理回路の検証信号を出力するに従列信号に路形に強子から入力されるモード選択信号を並列信号に変列に当力する直並列変換手段と、前記論理回路の出力データ信号中の特定の出力データ信号とが与えられ、前記モードに対応した前記検証に基づいて、前記を開発を選択しては該特定の出力データ信号を選択しては適りで表すに出力に応じた出力データ信号または検証モードに応じた出力データ信号または検証によりは対対して対対が表別の重要を選択して該出力は対対が表別のの選択手段とを、

半導体基板上に設けたことを特徴とする集積回路。

【請求項2】 複数ビットのデータ信号が入力される複数の入力端子と、

複数ビットのデータ信号を出力するM個の出力端子と、 特定のビットパターンを有するヘッダ部、及び通常動作 モードと複数の動作検証モードとの内のいずれか1つの モードを選択するための複数ビットのモード選択部で構 成されるモード選択信号が順次直列に入力されるモード 端子と、

前記入力端子から入力されるデータ信号の論理処理を行う複数の論理ゲートを有し、処理結果の複数ビットの出力データ信号を出力するとともに、該論理ゲートにおける動作検証用の複数の検証信号を出力する論理回路と、前記モード端子から入力されるモード選択信号のヘッダ部を検出して検出信号を出力するヘッダ検出部、該検出信号に基づいてラッチ信号を生成するラッチ信号生成部、及び該ラッチ信号に基づいて該モード選択信号のモード選択部を保持してモード制御信号として出力するデータ保持部を有する直並列変換手段と、

前記論理回路の出力データ信号中の特定の出力データ信号と、前記動作検証モードに対応した前記検証信号とがそれぞれ与えられ、前記モード制御信号に基づいて、前記通常動作モード時には該特定の出力データ信号を選択して前記出力端子に出力し、前記複数の動作検証モード時には該動作検証モードに応じた出力データ信号または検証信号を選択して該出力端子に出力するN個(但し、N \leq M)の選択手段とを、

半導体基板上に設けたことを特徴とする集積回路。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路(Integrated Circuit、以下「IC」という)、特に内部の論理 グートの機能検証用の信号を出力するテスト機能を有するICに関するものである。

[0002]

【従来の技術】ICは、半導体基板上に複数の論理ゲー トを集積して形成した回路である。ICは、製造された 時点で設計された論理機能を有しているか否かの機能試 験を行う必要がある。この機能試験では、ICの複数の 入力端子に対して、すべての論理的組み合わせの入力信 号を順次印加し、複数の出力端子に現れる出力信号の論 理レベルの応答状態を試験する。ICの集積度が増大し た大規模IC(Large Scale IC、以下「LSI」とい う)では、1つのLSIで実現できる機能が増大する。 この様なLSIでは、単に入力端子に印加される入力信 号の論理レベルだけでなく、入力信号の入力順序やタイ ミングまでを十分考慮して、実使用状態に則したダイナ ミック機能試験を行う必要がある。LSIでは、集積度 が向上して外部の入出力端子に接続されない内部論理ゲ ートが増加するので、その入出力端子から直接測定の不 可能なゲートが多くなり、たとえ内部に規格外の素子や 動作の不安定な素子が含まれていても、検出できずに、 良品と判断されてしまうことがある。そこで、図2のよ うなLSIが提案されている。

【0003】図2は、従来のテスト機能を有するLSI の構成図である。このLSIは、複数の入力端子 1_1 , 1_2 , 1_3 , …を有し、これらの入力端子 1_1 , …は、 論理回路2の入力側にそれぞれ接続されている。論理回 路 2 の出力側は、それぞれ出力端子 3_1 , 3_2 , 3_3 , …に接続されている。また、論理回路2の図示しない内 部ゲートの出力側が、セレクタ 4_1 , 4_2 におけるそれ ぞれの複数の入力端子DIに接続されている。セレクタ 4_1 , 4_2 は、選択端子SELに与えられる選択信号に 従って、複数の入力端子DIの内の1つを選択して出力 端子DOに出力するものである。これらのセレクタ 41, 42の選択端子SELは、LSIの制御端子 51,52に接続されている。また、セレクタ41,4 2の出力端子DOは、それぞれLSIのテスト端子 6_1 , 6_2 に接続されている。この様なLSIでは、制 御端子 5_1 , 5_2 に選択信号を与えることにより、入出 力端子に直接接続されない内部論理ゲートの信号を、テ スト端子 6_1 , 6_2 から外部に出力し、これらの内部論 理ゲートの状態を試験できるようになっている。

[0004]

【発明が解決しようとする課題】しかしながら、従来の LSIでは、次のような課題があった。LSIの論理回 路2の内部論理ゲートの出力信号を検証するために、制 御端子51,52と、テスト端子61,62とを使用している。 ��がし、・LSIの機能が増加すると、それに伴い検証すべき内部論理ゲートの数が増加し、必要な制御端子とテスト端子の数も増加する。 一方、LSIの機能の増加により、本来の入出力信号も増加する傾向があり、機能試験のための端子を確保することが困難になる。この結果、LSIの機能検証に必要十分な端子を確保できないという課題があった。本発明は、前記従来技術が持っていた課題を解決し、機能検証のための端子をより多く確保することのできるLSI等のICを提供するものである。

[0005]

【課題を解決するための手段】前記課題を解決するた め、本発明の内の第1の発明は、LSI等のICにおい て、複数ビットのデータ信号が入力される複数の入力端 子と、複数ビットのデータ信号を出力するM個の出力端 子と、制御信号が入力される制御端子と、通常動作モー ドと複数の動作検証モードとの内のいずれか1つのモー ドを選択するための複数ビットのモード選択信号が直列 に入力されるモード端子と、前記入力端子から入力され るデータ信号の論理処理を行う複数の論理ゲートを有 し、処理結果の複数ビットの出力データ信号を出力する とともに、該論理ゲートにおける動作検証用の複数の検 証信号を出力する論理回路と、前記制御端子から入力さ れる制御信号に従って前記モード端子から入力されるモ ード選択信号を並列信号に変換し、モード制御信号とし て出力する直並列変換手段と、N個(但し、N≦M)の 選択手段とを、半導体基板上に設けている。

【0006】前記選択手段は、前記論理回路の出力デー 夕信号中の特定の出力データ信号と、前記動作検証モー ドに対応した前記検証信号とが与えられ、前記モード制 御信号に基づいて、前記通常動作モード時には該特定の 出力データ信号を選択して前記出力端子に出力し、前記 複数の動作検証モード時には該動作検証モードに応じた 出力データ信号または検証信号を選択して該出力端子に 出力するものである。第2の発明は、LSI等のICに おいて、複数ビットのデータ信号が入力される複数の入 力端子と、複数ビットのデータ信号を出力するM個の出 力端子と、特定のビットパターンを有するヘッダ部、及 び通常動作モードと複数の動作検証モードとの内のいず れか1つのモードを選択するための複数ビットのモード 選択部で構成されるモード選択信号が順次直列に入力さ れるモード端子と、前記入力端子から入力されるデータ 信号の論理処理を行う複数の論理ゲートを有し、処理結 果の複数ビットの出力データ信号を前記出力端子に出力 するとともに、該論理ゲートにおける動作検証用の複数 の検証信号を出力する論理回路と、直並列変換手段と、 N個 (但し、N≦M) の選択手段とを、半導体基板上に 設けている。

【0007】前記直並列変換手段は、前記モード端子か

ら入力されるモード選択信号のヘッダ部を検出して検出 信号を出力するヘッダ検出部、該検出信号に基づいてラッチ信号を生成するラッチ信号生成部、及び該ラッチ信号生成部、及び該ラッチ信号生成部、及び該ラッチ信号生成部、及び該ラッチ信号を出力するデータ保持部を保持してモード制御信号として出力するデータ保持部を由力データ信号中の特定の出力データ信号と、前記動作検証モード制御信号に基づいて、前記通常動作モード時に対応した前記検証信号とがそれぞれ与えられ、時にオード制御信号に基づいて、前記通常動作モード時には該特定の出力データ信号を選択して前記出力端子に出力し、前記複数の動作検証モード時には該動作検証モードにははカードにははカードには対データ信号または検証信号を選択して、対端子に出力するものである。第1の発明によれば、以上のようにICを構成したので、次のような作用が行われる。

【0008】ICの制御端子から制御信号が入力される と、モード端子に与えられるモード選択信号は、直並列 変換手段によって並列信号に変換され、N個の選択手段 に対してモード制御信号として与えられる。一方、IC の複数の入力端子に入力されたデータ信号は、複数の論 理ゲートで構成された論理回路によって論理処理され、 その処理結果のM個の出力データ信号が出力されるとと もに、論理ゲートの動作検証用の複数の検証信号が出力 される。出力データ信号の内のN個の出力データ信号と 複数の検証信号は、前記N個の選択手段の入力側に与え られる。そして、N個の選択手段において、前記モード 制御信号によってそれぞれ検証モードに対応した出力デ 一夕信号及び検証信号が選択され、出力端子に出力され る。第2の発明によれば、ICのモード端子にモード選 択信号が入力されると、直並列変換手段のヘッダ検出部 によって、モード選択信号中のヘッダ部の検出が行われ る。ヘッダ部が検出されると、直並列変換手段のデータ 保持部によって、このヘッダ部に続くモード選択信号中 のモード選択部がモード選択信号として保持される。こ のモード選択信号は、N個の選択手段に対するモード制 御信号として与えられる。なお、ICにおける論理回路 及びN個の選択手段の作用は、第1の発明と同様であ

[0009]

【発明の実施の形態】

第1の実施形態

図1は、本発明の第1の実施形態を示すLSIの構成図である。このLSIは、複数の入力信号IN1,IN2,…,INmがそれぞれ入力される複数の入力端子1 1_1 , 11_2 ,…, 11_m 、クロック信号CLKが入力されるクロック端子 12_1 、モード選択信号MDが入力されるモード端子 12_2 、及び入力制御信号(例えば、イネーブル信号)ENが入力される制御端子 12_3 を有している。入力端子 11_1 ,…、及びクロック端子 12_1 は、論理回路13の入力側にそれぞれ接続されてい

る。論理回路 13 は、図示しない複数の論理ゲートで構成され、入力端子 11, …に入力される入力信号 1 N 1, …、及びクロック端子 12, に入力されるクロック信号 C L K に基づいて特定の機能の論理処理を行い、その処理結果を出力信号 01, 02, …, 0n として出力するものである。また、この論理回路 13 は、出力信号 01, …以外の特定の論理ゲートの出力信号を機能検証信号 81, 82, …, 818 として出力する機能を有している。

【0010】クロック端子121、モード端子122及 び制御端子 12_3 は、直並列変換手段 (例えば、シフト レジスタ)14に接続されている。シフトレジスタ14 は、イネーブル端子E、クロック端子C、入力端子D、 及び複数の出力端子Q1,Q2,Q3を有している。こ のシフトレジスタ14は、イネーブル端子Eが、イネー ブル信号ENで活性化されている間、クロック端子Cに 印加されるクロック信号CLKの立上がりのタイミング に同期して、入力端子Dに与えられるモード選択信号M Dを保持してシフトする回路である。シフトレジスタ14の出力端子Q1, Q2, Q3には、3ビット (例え ば、ビットA, B, C) の並列信号に変換されたモード 選択信号MDが出力される。シフトレジスタ14の出力 側は、複数の選択手段(例えば、セレクタ) 15_1 ,1 5_2 , 15_3 の選択端子Sに、共通接続されている。セ レクタ $15_1 \sim 15_3$ は、それぞれ8個の入力端子を有 し、3ビットのモード選択信号MDで選択される入力端 子に与えられる信号を選択して出力側に出力するもので ある。セレクタ 15_1 の 1 番目から 8 番目までの 8 個の 入力端子には、例えば、論理回路13の出力信号〇1、 機能検証信号S1, S2, S3, S4, S5, S6, S 7が、この順番に接続されている。また、同様にセレク タ15₂の8個の入力端子には、論理回路13の出力信 号02,02、機能検証信号S8,S9,S10,S1 1, S12, S13が、この順番に接続されている。更 に、セレクタ 15_3 の 8 個の入力端子には、論理回路 13の出力信号03,03,03、機能検証信号S14, S15,S16,S17,S18が、この順番に接続さ れている。

【0011】セレクタ 15_1 , 15_2 , 15_3 の出力側は、LSIの出力端子 16_1 , 16_2 , 16_3 にそれぞれ接続されている。また、論理回路13の出力信号04, …0nは、LSIの出力端子 16_4 , …, 16。に、それぞれ接続されている。図3は図1のシフトレジスタ14の動作を示すタイムチャートであり、図4は図1のセレクタ 15_1 ~ 15_3 ~入力されるモード選択信号MDと出力信号0UT1~0UT3との関係を示す図である。以下、これらの図3、図4を参照しつつ、図1のLSIの機能検証試験時に、モード選択信号MDとして"101"を与えた場合の、動作を説明する。図3の時刻11において、イネーブル信号101 形活性化状態

を示す論理 "1"になると、図1のシフトレジスタ14 は、動作可能状態になる。そして、時刻 2 におけるクロック信号 2 におけるクロック信号 2 におけるの立上がりのタイミングで、モード選択信号 2 が出力される。 【0012】時刻 2 において、モード選択信号 2 においる。

論理"0"に変更された後、時刻t4におけるクロック 信号CLKの立上がりのタイミングで、出力端子Q2に は、それまで出力端子Q1に出力されていた"1"の信 号がシフトされ、出力端子Q1にはモード選択信号MD の"0"の信号が保持されて出力される。同様に時刻 t 5において、モード選択信号MDが"1"に変更された 後、時刻t6におけるクロック信号CLKの立上がりの タイミングで、出力端子Q3,Q2には、それまで出力 端子Q2,Q1に出力されていた"1"、"0"の信号 がそれぞれシフトされ、出力端子Q1にはモード選択信 号MDの"1"の信号が保持されて出力される。この 後、時刻t7において、イネーブル信号ENが不活性化 状態を示す"0"になると、図1のシフトレジスタ14 は、動作停止状態になる。この結果、シフトレジスタ1 4の出力ビットA, B, Cは、それぞれ"1", "0", "1"となって確定する。この時点で、LSI の出力端子16₁ ,16₂ ,16₃ の出力信号OUT 1, ОUT2, ОUT3には、図4に示すように、セレ クタ15 $_1$,15 $_2$,15 $_3$ で選択された機能検証信号 S5,S11,S16が、それぞれ出力される。 【0013】以上、モード選択信号MDとして"10 1"を与えた場合の、出力信号OUT1、OUT2、O UT3について説明したが、図4に示すように、モード 選択信号MDを変えることにより、その他の機能検証信 号S1, …及び出力信号〇1, 〇2, 〇3を選択して出 力することができる。例えば、モード選択信号MDを "000"とすると、出力信号01,02,03が選択 され、通常の動作モードとなる。また、例えば、モード 選択信号MDを"100"とすると、出力信号01の代 わりに機能検証信号S1が選択され、その他の出力信号 02~0nは、通常の動作モードと同様に出力される。 この様に、本実施形態のLSIは、次の(1)~(3) のような利点がある。 (1) シフトレジスタ14を有 するので、モード選択信号MDを直列信号で入力するこ とが可能になり、選択モードの種類が増えても、制御信 号を入力するための端子を増やす必要がない。

- (2) 機能検証時にテスト信号を出力する端子を通常の動作モード時の出力端子 $16_1 \sim 16_3$ と共用しているので、テスト信号出力用の専用端子を設ける必要がなく、端子ネックになるおそれが少ない。
- (3) 複数の入力端子を有するセレクタ $15_1 \sim 15_3$ を有するため、複数の機能検証モードを設定することができる。これにより、機能検証に最適な機能検証信号

S 1, ·■を運択する機能検証モードを予め組み込んでお くことにより、効率良く機能検証を行うことができる。 【0014】第2の実施形態

図5は、本発明の第2の実施形態を示すもので、LSI における直並列変換手段の構成図であり、図1中の要素 と共通の要素には共通の符号が付されている。図5の直 並列変換手段は、図1のシフトレジスタ14に代わるも ので、クロック信号CLK及び図1とは異なる構成のモ 一ド選択信号MDAが与えられる8段のシフトレジスタ 21と、3段のシフトレジスタ22を有している。これ らのシフトレジスタ21,22は、クロック信号CLK の立上がりのタイミングに同期して、モード選択信号M DAを保持してシフトする回路である。これらのシフト レジスタ21、22の各段に保持されたデータは、並列 信号として出力される。シフトレジスタ21の出力側に は、ヘッダ検出部23が接続されている。ヘッダ検出部 23は、シフトレジスタ21から出力される8ビットの データが、特定のビットパターンであるか否かをチェッ クし、その特定のビットパターンになったときに検出信 号DSを出力する回路である。ヘッダ検出部23の出力 側には、ラッチパルス生成部24が接続されている。ラ ッチパルス生成部24は、検出信号DSとクロック信号 CLKとを入力し、検出信号DSが与えられた後、3個 目のクロック信号CLKの立上がりのタイミングでラッ チパルスLPを出力する回路である。

【0015】シフトレジスタ22の出力側と、ラッチバ ルス生成部24の出力側は、データ保持部25に接続さ れている。データ保持部25は、ラッチパルス生成部2 4から与えられるラッチパルスLPのタイミングで、シ フトレジスタ22の3ヒットの並列出力データを保持 し、ビットA、B、Cの3ビットの並列信号に変換され たモード選択信号MDを出力するものである。図 6 は、 図5の直並列変換手段の動作を示すタイムチャートであ る。図6に示すように、モード選択信号MDAは、例え ば、8ビットの特定パターン (例えば、"101001 01")のヘッダ部HDRと、このヘッダ部HDRに続 く3ヒットのモード選択部MODのデータで構成される 直列信号である。モード選択信号MDAは、クロック信 号CLKの立下がりのタイミングに同期して、順次デー タビットを変化させて直列信号としてシフトレジスタ 2 1,22に与えられる。このモード選択信号MDAは、 クロック信号CLKの立上がりのタイミングに同期し て、シフトレジスタ21,22に保持されてシフトされ る。図6の時刻t11において、シフトレジスタ21の 出力信号がヘッダ部HDRの特定パターンになると、ヘ ッダ検出部23からラッチパルス生成部24に対して検 出信号DSが出力される。

【0016】ラッチパルス生成部24は、検出信号DS が与えられると、クロック信号CLKのカウントを開始 し、時刻 t 1 2 における 3 番目のクロック信号の立上が

りに同期してラッチパルスLPをデータ保持部25に出 力する。この時刻t12には、シフトレジスタ22の出 力側に、モード選択信号MDAのモード選択部MODの 3ビットのデータが出力されている。これにより、デー タ保持部25にモード選択部MODのデータ"101" が保持され、ビットA、B、Cの3ビットの並列信号に 変換されてモード選択信号MDとして出力される。この モード選択信号MDに基づくセレクタ等の動作は、図1 のLSIと同様である。以上のように、この第2の実施 形態では、ヘッダ検出部23を有しているので、モード 選択信号MDAのヘッダ部HDRを検出して、モード選 択部MODのデータを入力することができる。これによ り、図1におけるイネーブル信号ENのための制御端子 $1~2_3$ が不要になるという利点がある。なお、本発明 は、上記実施形態に限定されず、種々の変形が可能であ る。この変形例としては、例えば、次の(a)~(d) のようなものがある。

【0017】(a) モード選択信号MDは、3ビット 構成となっているが、3ビットに限定することなく、更 に多数のビット構成にすることができる。多数のビット 構成により、各種の機能検証モードを設定することが可 能になり、効率良く機能検証試験を行うことができる。 セレクタ $15_1 \sim 15_3$ は、8入力のセレクタ を使用しているが、モード選択信号MDのビット数がk ビットであれば、2k入力のセレクタを使用する必要が ある。

- セレクタ15 $_1$ 、…を、3個用いた構成になっ (c) ているが、更に多数のセレクタ 15_1 , …を用いた構成 にすることができる。多数のセレクタを使用することに より、多数の機能検証信号を同時に試験することが可能 になり、更に効率良く機能検証試験を行うことができ る。
- 図5、図6のヘッダ部HDRは、8ビットの構 (d) 成となっているが、8ビットに限定する必要はない。モ ード選択部MODのデータと混同する恐れの無いビット 構成であれば、どの様な構成であっても同様に適用する ことができる。

[0018]

【発明の効果】以上詳細に説明したように、第1の発明 によれば、論理回路の出力データ信号中の特定の出力デ **一夕信号と、動作検証信号とが与えられ、モード制御信** 号によって、出力データ信号または動作検証信号を選択 して出力端子に出力する選択手段を設けたので、通常動 作時の出力端子と動作検証モード時の検証信号出力端子 を共用することが可能になり、端子ネックとなることが 無い。更に、制御端子とモード端子を使用して、モード 選択信号を直列データとして入力するので、モード選択 信号のビット数に関係なくモード制御用の端子数を2個 で賄うことができる。第2の発明によれば、直並列変換 手段において、モード選択信号中のヘッダ部を検出する ヘッダ検出部と、ヘッダ部に続くモード選択部を保持するデータ保持部とを設けたので、モード端子1個だけでモード制御信号を入力することができる。これにより、 更に端子の有効利用が可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示すLSIの構成図 である。

【図2】従来のテスト機能を有するLSIの構成図である。

【図3】図1のシフトレジスタの動作を示すタイムチャートである。

【図4】図1のモード選択信号と出力信号の関係を示す 図である。


【図5】本発明の第2の実施形態を示すLSIの直並列 変換手段の構成図である。

【図6】図5の直並列変換手段の動作を示すタイムチャ ートである。


【符号の説明】

$11_{1}, \dots, 11_{n}$ 入力端子 121 クロック端子 122 モード端子 1,23 制御端子 13 論理回路 14, 21, 22 シフトレジスタ 151, 152, 153 セレクタ 16_1 , ..., 16_n 出力端子 23 ヘッダ検出部 24 ラッチパルス生成 部 2 5 データ保持部 ΕN イネーブル信号 HDR ヘッダ部 MOD モード選択部 MD, MDA モード選択信号 S1~S18 機能検証信号






本発明の実施形態のLSI



従来のLSI




【図4】


≠ - K	選択信	号 MD	出力信号				
A	В	C	OUT1	OUT2	OUL3		
-	-	0	01	02	03		
	0	0	SI	02	03		
	1	10	S2	S8	03		
0	 	0	53	S9	S14		
1	 	 	S4	S10	S15		
0	10	 	55	511	S16		
1	0	 		S12	S17		
0	11	↓ `	S6	4	S18		
1	1	11	S7	S13	1 310		

図1のモード選択信号と出力信号の関係

【図6】



本発明の第2の実施形態の直並列変換手段



THIS PAGE BLANK (USPTO)